(19) 日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2004-38643

(P2004-38643A)

(43) 公開日 平成16年2月5日(2004.2.5)

(51) Int.C1.7

FΙ

テーマコード (参考)

GO6F 13/14

GO6F 13/14

5B014

GO6F 13/12 GO6K 19/07

330C GO6F 13/12 310E

5-B035

GO6K 19/00

Ν

審査請求 未請求 請求項の数 8 〇L

(全 25 頁)

(21) 出願番号 (22) 出願日

特願2002-195853 (P2002-195853)

平成14年7月4日 (2002.7.4)

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(74) 代理人 100062926

弁理士 東島 隆治

(72) 発明者 岩田 和也

大阪府門真市大字門真1006番地 松下

電器産業株式会社内

(72) 発明者 加藤 勇雄

大阪府門真市大字門真1006番地 松下

電器産業株式会社内

(72) 発明者 中村 清治

大阪府門真市大字門真1006番地 松下

電器産業株式会社内

最終頁に続く

#### (54) 【発明の名称】複合入出力装置


# (57)【要約】

【課題】ホストとの間のバスを共用する二以上の入出力 装置の複合であり、されざれの装置の単体と同様なーつ の装置としてホストにより良好に認識される入出力装置 を提供する。

【解決手段】複合 [ / O カード 1 0 はメモリユニット 1 AVI/ 0ユニット 2 Aとを含む。 せれぞれのユニット の入出力部11Aと21Aとは共通のパス3でホストH へ接続される。ホストHはコマンド線CMDを通し、両 方の入出力部のコマンド解読部13と23とヘコマンド を送出する。それぞれのコマンド解読部はそのコマンド に対しレスポンスを設定する。状態通知部15Aと25 Aとは自己の属する入出力部の状態を他の入出力部へ通 知する。通知された状態に基づき、レスポンス抑制部1 6AY26AYは自己の属する入出力部のコマンド解読 部13と23とによるレスポンスを抑制し、それらのレ スポンスの適切な一方だけをホストHへ送出する。

【選択図】

図 1



# 【特許請求の範囲】

# 【請求項1】

- 「ホストからのコマントの内、第一のコマント群に属するものを、第一の機能部へ (A) 中継するための第一の入出力部:・
- 前記ホストからのコマンドの内、第二のコマンド群に属するものを、第二の機能 部へ中継するための第二の入出力部:及び、
- (C) 前記第一の入出力部と前記第二の入出力部とをそれぞれ前記ホストへ接続し、そ れらの入出力部により共用されるパス: を有する複合入出力装置であり、
- ( D ) 前記第一の入出力部と前記第二の入出力部とが前記ホストにより共通のアドレス 10 マアクセスされ:
- (E) 前記第一の入出力部が、前記第二の入出力部の状態に応じ、前記コマンドに対す るレスポンスを送出し、又は抑制し:
- (F) 前記第二の入出力部が、前記第一の入出力部の状態に応じ、前記コマンドに対す るレスポンスを送出し、又は抑制する:

# 複合入出力装置。

### 【請求項2】

前記第一の入出力部と前記第二の入出力部とのそれぞれが、(A) 前記ホストからのコ マンドを解読し、そのコマンドに対するレスポンスを前記ホストへ送出するためのコマン 下解読部;

- (B) 自己の属する前記入出力部の状態を他の前記入出力部へ通知するための状態通知 部:及び、
- 前記他の入出力部の前記状態通知部から入力された前記他の入出力部の状態に応 (C) し、前記自己の属する入出力部の前記コマンド解読部による前記レスポンスを抑制するた めのレスポンス抑制部:

を有する、請求項1記載の複合入出力装置。

#### 【請求項3】

前記第一の入出力部と前記第二の入出力部とのそれぞれが、(A) 前記ホストからのコ マンドを解読し、そのコマンドに対するレスポンスを前記ホストへ送出するためのコマン ド解読部:

30

40

20

- 前記コマンドの履歴を記憶し、その履歴に基づき他の前記入出力部の状態を推測 (B) するための状態推測部:及び、
- (C) 前記状態推測部により推測された前記他の入出力部の状態に応じ、自己の前記コ マンド解読部による前記レスポンスを抑制するためのレスポンス抑制部:

を有する、請求項1記載の複合入出力装置。

#### 【請求項4】

- 前記第一のコマンド群に属するコマンドに対し、前記第一の入出力部がレスポン スを送出し、前記第二の入出力部がレスポンスを抑制し;
- 前記第二のコマンド群に属するコマンドに対し、前記第一の入出力部がレスポン スを抑制し、前記第二の入出力部がレスポンスを送出する; 請求項1記載の複合入出力装置。

# 【請求項5】

前記第一のコマンド群と前記第二のコマンド群との間の共通コマンドに対し、前記第一の 入出力部がレスポンスを送出し、前記第二の入出力部がレスポンスを抑制する、請求項1 記載の複合入出力装置。

#### 【請求項6】

前 記 入 出 力 部 の い ず れ み ー 方 が ア ク テ ィ プ で な い と き 、 他 方 の 前 記 入 出 力 部 が 前 記 コ マ ン ドに対しレスポンスを送出する、請求項1記載の複合入出力装置。

前記共通のアドレス 前 記 第 一 の 入 出 力 部 と 前 記 第 二 の 入 出 力 部 と の そ れ ぞ れ が 、 ( A )

を含む共通の認識情報を記憶するためのレジスタ:及び、

(B) 前記レジスタの更新時、その更新内容を他の前記入出力部へ通知するためのレジスタ更新通知部:

を含む、請求項1記載の複合入出力装置。

【請求項8】

前記第一の入出力部と前記第二の入出力部とのそれぞれが、(A) 前記共通のアドレス を含む共通の認識情報を記憶するためのレジスタ:及び、

(B) 他の前記入出力部の前記レスポンスを監視し、 そのレスポンスに基づき、前記他の入出力部での前記レジスタの内容を推定するためのレジスタ推定部:

を含む、請求項1記載の複合入出力装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、外部の精報処理機器との間でデータ通信を行うための入出力装置に関し、特に、その情報処理機器との間のパスを共用する二以上の入出力装置の複合に関する。

[0002]

【従来の技術】

精報技術の飛躍的進歩及び爆発的普及により、多種多様な精報処理機器が相互に接続され、様々なデータを交換できる。 されらのデータ通信を担う入出力装置(インタフェース)には、下位互換性を含め、多種多様な精報処理機器についての汎用性が要求される。 その上、精報処理機器全体に対する小型軽量化の要請に伴い、入出力装置自体に対しても小型軽量化が求められる。

[00003]

従来の入出力装置の中では特に、カード型のものが近年多用される。このカード型入出力装置は、特定のインタフェース内蔵の数cm角の小カードである。カード型入出力装置は精報処理機器(ホスト)に設けられた専用スロットに差し込まれ、ホストとデータを交換する。そのスロットを様々な情報処理機器へ組み込むことで、上記のカード型入出力装置は多種多様な情報処理機器に対する汎用性を獲得する。

[0004]

上記のカード型入出力装置の種類にはメモリカードとI/Oカードとがある。メモリカードは、例えばフラッシュメモリ等の半導体メモリを内部に含むカード型記録媒体である。 複数のホストが同じメモリカードを共用し、相互のデータ交換を実現する。

図8は、従来のメモリカード100とホストHとの間でのデータ交換を示すプロック図である。

このメモリカード100は、少なくとも一本のデータ線DAT、クロック線CLK、電源線VDD、グラウンド線VSS、及びコマンド線CMDを含むパス103で、ホストHと接続される。

メモリカード100はホストHから、電源線VDDとグラウンド線VSSとを通し、電力 を供給される。

[0005]

入出力部(ホストインタフェースともいう)101は、コマンド線CMDを通しホストH からコマンドを受信し解読する。その解読されたコマンドの内容に応じ、レスポンスをホ ストHへ、コマンド線CMDを通し返信する。

コマンドがフラッシュメモリに対する読み出し命令であるとき、入出力部101はメモリ部102に対し、その内部のフラッシュメモリからデータを読み出すように指示する。読み出されたデータはデータ線DATを通し、ホストHへ転送される。そのとき、入出力部101はデータ転送を同期通信で行う。すなわち、クロック線CLKを通しホストHから転送されたクロックと同期し、データを転送する。そのとき、データは、データ線DATのいずれかを通しシリアルに、又は全データ線DATを通しパラレルに転送される。

[0006]

10

20 .

40

20

30

50

コマンドがフラッシュメモリに対する書き込み命令であるとき、入出力部101はデータ 線DATを通し、その書き込み対象データを受信する。そのとき、上記の読み出し時と同様、データ転送はクロック線CLKからのクロックと同期し、シリアルに又はパラレルに 転送される。入出力部101により受信された書き込み対象データはメモリ部102へ転 送される。メモリ部102はそのデータを内部のフラッシュメモリへ記憶する。

I/Oカードは、ホストと、そのホストとは別の情報処理機器又はネットワークとの間を接続する。例えば、I/Oカードはホストを携帯電話又は内部の無線通信部へ接続する。それにより、ホストは、携帯電話回線網又は無線LANを通し、他の情報処理機器との間でデータ交換を実現する。その他に、I/Oカードはホストをディジタルカメラへ接続する。それにより、ホストはディジタルカメラにより撮像された画像データを取り込み、記録し又は編集できる。

- 枚の I / O カードを通し、無線通信部、携帯電話、又はディジタルカメラ等の様々な機能がへ接続されることで、ホストは多種多様な機能を獲得できる。

[0008]

[0007]

図9は、従来のI/Oカード200とホストHとの間でのデータ交換を示すプロック図である。

I / O ガード 2 0 0 は、上記のメモリカード 1 0 0 と同様なバス 1 0 8 でホストHと接続される。すなわち、バス 1 0 8 は、データ線 D A T 、クロック線CLK、電源線VDD、グラウンド線VSS、及びコマンド線CMDを含む。

I / O カード 2 0 0 はメモリカード 1 0 0 と同様、電源線 V D D とグラウンド線 V S S とを通し、ホストHから電力を供給される。

[0009]

I/Oカード200は機能部として、例えば無線通信部202Aと撮像部202Bとを含む。無線通信部202Aは、例えば外部の無線LANに接続し、データを交換する。 撮像部202Bは、例えば電荷結合素子(CCD)等の撮像素子を含み、外部から取り入れた光学像を画像信号へ変換する。

[0010]

入出力部201は、コマンド線CMDを通し、ホストHからコマンドを受信し解読する。 その解読されたコマンドの内容に応じ、レスポンスをホストHへ、コマンド線CMDを通 し返信する。

コマンドが、無線通信部202A又は撮像部202Bに対するデータ転送命令であるとき、入出力部201はやれぞれのモジュールからデータを読み出す。読み出されたデータはデータ線DATを通し、ホストHへ転送される。そのとき、入出力部201によるデータ転送は、クロック線CLKを通しホストHから転送されたクロックに従い同期通信で行われる。データは、データ線DATのいずれかを通しシリアルに、又は全データ線DATを通しパラレルに転送される。

[0011]

コマンドが無線通信部202Aに対するデータ送信命令であるとき、入出力部201はデータ線DATを通し、送信対象データをホストHから受信する。そのとき、上記の読み出し時と同様、データ転送はクロック線CLKからのクロックと同期し、シリアルに又はパラレルに転送される。入出力部201により受信されたデータは無線通信部202Aへ転送され、更に外部へ無線で送信される。

[0012]

ホストは、例えば上記のカード型入出力装置用スロットを複数有するとき、それぞれのスロットへ挿入されたカード型入出力装置と一対一に接続し認識する。すなわち、パスのような物理的な接続の特定により、それぞれのカード型入出力装置を物理的に特定する。更に、そのような物理的な特定を通し、それぞれのカード型入出力装置に対し、異なるカードアドレスを割り当てる。その割り当て後は、ホストは、通信目標のカード型入出力装置、及びそれとの接続用のパスを、カードアドレスにより論理的に特定できる。

[0013]

ホストによる従来のカード型入出力装置に対する認識は、具体的には次のように実行される。

ホストは従来のカード型入出力装置を、その初期設定を通し認識する。カード型入出力装置の初期設定は、ホストからの電源投入又はリセット命令の発行により開始される。初期設定時、カード型入出力装置の入出力部は数種類の状態に遷移する。

[0014]

ここで、入出力部が特定のコマンドに応じ所定の動作を行うが否がで、その入出力部の状態は区別される。特に、入出力部により受理され得るコマンドは状態ごとに異なる。 入出力部は、その状態で受理し得るコマンドを正常に受信したとき、コマンド受信成功を 示すレスポンス(ACK)をホストHへ返信する。更に、そのコマンドに従り所定の処理

示すレスポンス(ACK)をホストHへ返信する。更に、そのコマンドに従い所定の処理 を実行し、又はそのコマンドの内容を機能部へ中継する。

入出力部は、コマンドの受信に失敗したとき、又はその状態では受理できないコマンドを正常に受信したとき、コマンド受信失敗を示すレスポンス(NAK)をホストへ返信する。その他に、入出力部はそのとき、何のレスポンスも送出しなくても良い。ホストはレスポンスの待ち時間を制限し、その待ち時間内にレスポンスを受信しないときは、入出力部によるコマンド受信の失敗、又は入出力部への無効コマンドの発行と判断する。

[0015]

入出力部の状態はコマンドに応じ一般に遷移する。入出力部の状態には、メモリカード100とI/0カード200とで共通するもの及び異なるものがある。 それと符合し、ホストHのコマンドには、両カードで共通するものと異なるものとがある。

メモリカード100とI/Oカード200とは、ホストHとの間のパス108等の物理的な接続部で共通する(図8、9参照)。その構造上の共通性から容易に類推されるとおり、ホストHは両カードに対し、実質上共通の初期設定を行う。

[0016]

図 3 は、メモリカード 1 0 0 又は I / O カード 2 0 0 等、従来のカード型入出力装置の入出力部での初期設定時の状態遷移を示す図である。

初期設定時、入出力部は以下のように状態を遷移させる。

入出力部は、ポスト日から電源を投入されるとき(ステップ80)、又はホスト日からリセット命令を受信するとき(ステップC0)、アイドル状態8T1へ遷移する。アイドル状態8T1の入出力部は、初期化命令を含む所定のコマンド群に対してのみレスポンスを送出し、他のコマンドに対してはレスポンスを送出しない。

[0017]

入出力部は、ホストHから初期化命令を受信するとき(ステップ C 1 )、接続された機能部へ初期化を指示すると共に、自分自身を初期化する(ステップ S 1 )。

ここで、ホストHは所定のコマンドにより、入出力部をアイドル状態8T1からインアクティブ状態8T5へ遷移させても良い。インアクティブ状態8T5の入出力部はホストHからの全てのコマンドに対しレスポンスを送出しない。

[0018]

初期化完了時、入出力部はスタンパイ状態ST2へ遷移する。スタンパイ状態ST2の入出力部は、ホストHからカードアドレス送出命令を受信する(ステップ C 2)ごとにカードアドレスを更新し、ホストHへ返信する。

ここで、カードアドレスは、例えば入出力部内のレジスタに保持される。入出力部はカードアドレスを、例えば一定のステップずっインクリメントし、又は所定の範囲内でランダムに更新する。

ホストHは、返信されたカードアドレスを、他のカード型入出力装置(もし接続されていれば)に対し既に登録されたカードアドレスと比較する。 それらのカードアドレスの間に 重複がないとき、ホストHは、返信されたカードアドレスをその入出力部のものとして設 定し、登録する。

カードアドレスの設定により、一つのカードに対する初期設定が終了する。

10

20

30

40

[0019]

ホストHは、初期設定を終えたカード型入出力装置の中からデータ転送対象を一つ選択し、カード選択命令を発行する。ここで、カード選択命令は宛先アドレスとして、登録済のカードアドレスを含む。初期設定を終えたスタンパイ状態ST2の入出力部は、カード選択命令の受信時(ステップC3)、その宛先アドレスと自身のカードアドレスとを比較する。両アドレスが一致するとき、入出力部はデータ転送可能状態ST3へ遷移する。データ転送可能状態ST3の入出力部では、ホストHの読み出し命令又は書き込み命令(以下、R/W命令と略す)の受信が可能である。その入出力部は、R/W命令の受信(ステップC4)により、ホストHとの間でデータ転送を開始する。

[0020]

図10は従来のカード型入出力装置に対する初期設定のフローチャートである。図10の(a)はホストHについてのフローチャートであり、(b)はカード型入出力装置の入出力部についてのフローチャートである。

ホストHは入出力部へ電源を投入し(ステップ80)、又はリセット命令を発行し(ステップC0)、初期設定を開始する。

電源投入時、又はリセット命令の受信時、入出力部はリセットされ、アイドル状態ST1へ達移する。

[0021]

ホスト日は入出力部へ初期化命令を発行し、その入出力部、及びそれに接続された機能部の初期化を指示する(ステップS1)。その初期化命令の受信時(ステップC1)、入出力部は初期化を開始する(ステップS1)。初期化処理の間、入出力部はビジーフラグをオンする。

入出力部による初期化処理の間、ホストHはポーリングにより、入出力部のビジーフラグを監視する(ステップS2)。そのビジーフラグがオンである間、ホストHは新たなコマンドを発行しなり。

入出力部は初期化完了時、ピジーフラグをオフする(ステップ S 3)。それにより、入出力部はスタンパイ状態 S T 2 へ遷移する。

[0022]

スタンパイ状態ST2の入出力部は、ホストHからのカードアドレス送出命令、又はカード選択命令を待つ(ステップS4)。ここで、カードアドレス送出命令とカード選択命令とは、メモリカード100とI/Oカード200とで共通のコマンドである。それらのコマンド以外のコマンドが受信されるとき、又はコマンドの受信に失敗したとき、入出力部はホストHへNAKを送出する(ステップS5)。

[0023]

ホストHはスタンパイ状態ST2の入出力部へ、カードアドレス送出命令を発行する(ステップS6)。

カードアドレス送出命令を正常に受信したとき、入出力部はカードアドレスを更新する(ステップ87)。更に、更新されたカードアドレスを、カードアドレス送出命令に対するACK内のデータとしてホストHへ送出する(ステップ88)。その送出後、入出力部はホストHからのコマンドを待つ(ステップ84)。

[0024]

ホストHは、カードアドレス送出命令に対するレスポンスとして、カードアドレスを受信する。そのカードアドレスを、他のカード型入出力装置に対し既に設定され、登録されたカードアドレスと比較する(ステップS9)。

せれらのカードアドレスの間で重複があるとき、ホストHは処理をステップS6へ戻し、カードアドレス送出命令を再び発行する。せれにより、入出力部は上記のステップS4、S7、及びS8を順に繰り返し、新たなカードアドレスをホストHへ返信する。

[0025]

入出力部により送出されたカードアドレスとホストHへ登録済のカードアドレスとの間で 重複がなくなるまで、ホストHはカードアドレス送出命令を繰り返し発行し続ける。それ 10

20

30

40

20

30

40

50

らのカードアドレスの間に重複がなくなったとき、ホストHは、入出力部から送出されたカードアドレスをそのカード型入出力装置のものとして設定し、登録する(ステップ 8 1 0)。こうして、カード型入出力装置に対しカードアドレスがユニークに設定され、初期設定が終了する。

ホスト日は、初期設定を終えたカード型入出力装置の中からデータ転送対象を一つ選択し、カード選択命令を発行する。ステップS4でそのカード選択命令の受信が識別されるとき、入出力部はデータ転送可能状態STSへ遷移する。

[0026]

【発明が解決しようとする課題】

メモリカード100と I / O カード 2 0 0 とは、ホスト H との間のバス108等の接続部で共通する。従って、やれらの共通部分について単一の装置を共用できれば、メモリカード100 と I / O カード 2 0 0 との両方の機能を一枚のカード内に収め得る。そのように両機能を複合したカード型入出力装置(以下、複合 I / O カードという)が実現されれば、ホストは従来のスロットをそのまま利用し、メモリカードと I / O カードとの両機能を同時に利用できる。

[0027]

図11は、複合I/Oカード300の内部構成の一例を示すプロック図である。この複合I/Oカード300はメモリユニット301とI/Oユニット302とを有する。メモリユニット301は、従来のメモリカード100と同様な構成を含み、そのカードに対するコマンドと同じコマンドで制御される。I/Oユニット302は、従来のI/Oカード200と同様な構成を含み、そのカードに対するコマンドと同じコマンドで制御される。図11では、それらの同様な構成に対し、図8及び図9に示される符号と同じ符号が付される。

[0028]

上記の複合 I / O カード 3 O O では、メモリュニット 3 O 1 と I / O ユニット 3 O 2 とが同じコマンド線 C M D へ実質上単純に結線される。従って、ホスト H からの一つのコマンドが両ユニットの入出力部 1 O 1 と 2 O 1 とにより、実質上同時に受信される。それぞれの入出力部は互いに独立して同じコマンドを解読する。

例えば、メモリカード 1 0 0 と I / O カード 2 0 0 との共通コマンドが正常に受信されるとき、二つの入出力部 1 0 1 と 2 0 1 とは されざれの状態に応じたレスポンスを返信する

その他に、例えば、メモリカード100専用コマンドが正常に受信されるとき、メモリユニット301の入出力部101はACKを返信し、I/Oユニット302の入出力部20 1はNAKを返信する。

[0029]

複合 I / O カード 800とホストHとの間でのコマンド / レスポンス通信は、クロック線 C L K 上のクロックと同期して行われる。従って、二つの入出力部が一つのコマンドに対し同時にレスポンスを送出するとき、それらのレスポンスは共通のコマンド線 C M D 上で互いに衝突し、ワイヤード O R (Wired O R)を通した一つのレスポンスとしてホストHへ通知される。ホストHはその一つのレスポンスから、メモリュニット 301と I / O ユニット 302とのそれぞれのレスポンスを解読しなければならなかった。すなわち、ホストHは、複合 I / O カード 300のレスポンスに対し、従来とは異なる処理を要した。その結果、従来のスロットが、複合 I / O カード 300に対する上位互換性を持ち得なかった。

[0030]

上記の複合I/Oカード300では、メモリユニット301とI/Oユニット302との間でのレスポンスについての競合の他に、次のような問題があった。

複合 I / O カード 3 0 0 は、従来のメモリカード 1 0 0 と I / O カード 2 0 0 と同様なパス 1 0 3 でのみホストHと接続される。一方、ホストHは、従来のカード型入出力装置に対する初期設定を、パス 1 0 3 ごとに行う。従って、ホストHは複合 I / O カード 3 0 0

に対しても、メモリカード100とI/Oカード200と同様な一枚のカード型入出力装置としての認識を試みる。

[0031]

ホスト日が複合 I / O カード 3 0 0 に対し従来と同様な初期設定を行うとき、メモリユニット 3 0 1 と I / O ユニット 3 0 2 との間でレスポンスについての競合が上記のように生じる。その競合を回避するには、例えば、いずれかの一方のユニットの入出力部を停止させれば良い。

ここで、I/Oユニット 3 0 2 を停止させるときを想定する。そのとき、ホストHはメモリユニット 3 0 1 に対し、従来と同様な初期設定を行う。その結果、メモリユニット 3 0 1 はホストHにより認識される。特に、メモリユニット 3 0 1 が、バス 1 0 3 によりホストHへ接続されたカード型入出力装置として、カードアドレスを設定される。従って、 I/Oユニット 3 0 2 がホストHからのアクセスを識別するには、メモリユニット 3 0 1 に対し設定されたカードアドレス等の認識情報を、自身のレジスタに保持しなければならない。

しかし、従来のカード型入出力装置は、他のカード型入出力装置とカードアドレス等の認識情報を共有するための手段を持たなかった。従って、従来の機能では両ユニットが認識情報を共有できなかった。

[0032]

本発明は、ホストとの間のパスを共用する二以上の入出力装置の複合であり、 それぞれの 装置の単体と同様な一つの装置としてホストにより良好に認識される入出力装置、 の提供 を目的とする。

[0033]

【課題を解決するための手段】

本発明による複合入出力装置は、

- (A) ホスト からのコマンドの内、第一のコマンド群に属するものを、第一の機能部へ中継する ための 第一の入出力部:
- (B) ホスト からのコマンドの内、第二のコマンド 群に属するものを、第二の機能部へ中継する ための第二の入出力部:及び、
- (C) 第一の入出力部と第二の入出力部とをやれぞれホストへ接続し、それらの入出力 部により共用されるパス: を有する。その複合入出力装置では、
- (D) 第一の入出力部と第二の入出力部とがホストにより共通のアドレスでアクセスされ:
- (E) 第一の入出力部が、第二の入出力部の状態に応じ、コマンドに対するレスポンスを送出し、又は抑制し:
- (F) 第二の入出力部が、第一の入出力部の状態に応じ、コマンドに対するレスポンスを送出し、又は抑制する。

[0034]

ここで、入出力部が特定のコマンドに対し所定の動作を行い又は行わないことで、入出力部の状態は区別される。特に、入出力部により受理され得るコマンドは状態でとに異なる

入出力部は、その状態で受理し得るコマンドを正常に受信したとき、ACKをホストへ返信する。更に、そのコマンドに従い所定の処理を実行し、又はそのコマンドの内容を機能部へ中継する。

入出力部は、コマンドの受信に失敗したとき、又はその状態では受理できなりコマンドを 受信したとき、NAKをホストへ返信する。

このように、入出力部は一つのコマンドに対しレスポンスを、その状態に応じ決定する。 【0035】

上記の複合入出力装置のように二つの入出力部を含む複合入出力装置では、それぞれの入出力部の状態が一般に異なるので、一つのコマンドに対しそれぞれの入出力部で決定され

10

00

30

. .

るレスポンスが一般に異なる。

上記の複合入出力装置では、入出力部のそれぞれが更に、他の入出力部の状態に応じ、レスポンスを送出し、又は抑制する。それにより、二つの入出力部が異なるレスポンスを同時に送出することが回避され、それらのレスポンス同士がパス上で衝突しない。こうして、上記の複合入出力装置は、第一の入出力部又は第二の入出力部のいずれか一方だけを含む入出力装置の単体と同様な一つの入出力装置として、ホストにより良好に認識される。【0036】

上記の複合入出力装置では第一の入出力部と第二の入出力部とのそれぞれが、(A) ホストからのコマンドを解読し、そのコマンドに対するレスポンスをホストへ送出するためのコマンド解読部:

(B) 自己の属する入出力部の状態を他の入出力部へ通知するための状態通知部:及び

(C) 他の入出力部の状態通知部から入力された他の入出力部の状態に応じ、自己の属する入出力部のコマンド解読部よるレスポンスを抑制するためのレスポンス抑制部: を有しても良い。それにより、二つの入出力部が相互の状態を直接監視し、正確に把握できる。その結果、それぞれの入出力部が自己のレスポンスを返信すべきが、又は抑制すべきかを、適切に判断できる。

[0037]

上記の他に、第一の入出力部と第二の入出力部とのそれぞれが、

(A) 上記のコマンド解読部:

(B) コマンドの履歴を記憶し、その履歴に基づき他の入出力部の状態を推測するための状態推測部:及び、

(C) 状態推測部により推測された他の入出力部の状態に応じ、自己のコマンド解読部によるレスポンスを抑制するためのレスポンス抑制部:

を有しても良い。ここで、入出力部の状態はコマンドに従い一般に遷移する。更に、例えば電源投入等によりリセットされた時の状態は、通常単一である。従って、リセット以降の状態は、コマントの履歴から容易に推測される。

二つの入出力部は相互の状態を推測し、正確に把握できる。その結果、それぞれの入出力部が、自己のレスポンスを返信すべきか、又は抑制すべきかを、適切に判断できる。

[0038]

上記の複合入出力装置では、

(A) 第一のコマンド群に属するコマンドに対し、第一の入出力部がレスポンスを送出し、第二の入出力部がレスポンスを抑制し:

(B) 第二のコマンド群に属するコマンドに対し、第一の入出力部がレスポンスを抑制し、第二の入出力部がレスポンスを送出しても良い。 せれにより、 レスポンス 同士の衝突 が回避され、コマンドに対し適切なレスポンスがホストへ返信される。

[0039]

上記の複合入出力装置では更に、第一のコマンド群と第二のコマンド群との間の共通コマンドに対し、第一の入出力部がレスポンスを送出し、第二の入出力部がレスポンスを抑制 しても良い。

二つの入出力部の状態は一般に異なるので、同じコマンドに対しせれぞれのレスポンスは一般に異なる。しかし、二つの入出力部が、例えば同時にリセットされるとき等では、同時に共通の状態であり得る。そのとき、共通コマンドに対しては、いずれの入出力部のレスポンスが採用されても良い。

そのような状況で、上記の複合入出力装置は、共通コマンドに対し 応答する入出力部を一方に固定する。それにより、共通コマンドに対するレスポンスの選択処理を省略し、共通コマンドに対する応答時間を短縮できる。

[0040]

上記の複合入出力装置では、入出力部のロずれか一方がアクティブでなりとき、他方の入 出力部がコマンドに対しレスポンスを送出しても良い。 10

20

30

40

ここで、「入出力部がアクティブでない」とは、入出力部が実質上全てのコマンドに対し、NAKを含めどのようなレスポンスも送出しない状態であることをいう。例えば、入出力部が停止しているとき、その入出力部はアクティブではない。

一方の入出力部がアクティブでないとき、その入出力部はレスポンスを送出しない。しかし、他方の入出力部が代わりにレスポンスを送出する。こうして、上記の複合入出力装置は、ホストとの間でのコマンド/レスポンス通信を良好に維持できる。

#### [0041]

上記の複合入出力装置では、ホストは、第一の機能部と第二の機能部とのいずれか一方だけを使用するとき、他方の機能部に接続された入出力部をアクティブでない状態へ遷移させても良い。そのとき、ホストはその入出力部に対し、接続された機能部への電力供給を停止するように指示できる。更に、その入出力部自体を停止させても良い。それにより、非使用部分での電力消費を低減できる。

#### [0042]

上記の複合入出力装置では第一の入出力部と第二の入出力部とのされぞれが、(A) 共通のアドレスを含む共通の認識情報を記憶するためのレジスタ: 及び、(B) レジスタの更新時、その更新内容を他の入出力部へ通知するためのレジスタ更新通知部: を含んでも良い。又は、レジスタ更新通知部の他に、

(C), 他の入出力部のレスポンスを監視し、そのレスポンスに基づき、他の入出力部でのレジスタの内容を推定するためのレジスタ推定部: を含んでも良い。

せれにより、ホストはいずれか一方の入出力部のレジスタを更新するだけで、他方の入出力部のレジスタを実質的に更新できる。更に、二つの入出力部は共通の認識情報を矛盾なく共有できる。例えば、ホストがいずれか一方の入出力部に対してのみ初期設定を行い、アドレスを設定するとき、他方の入出力部が同じアドレスを共有できる。従って、その他方の入出力部がホストからのアクセスを識別できる。こうして、ホストは、複合入出力装置内のされぞれのユニットへのアクセスを良好に維持できる。

#### [0043]

#### 【発明の実施の形態】

以下、本発明の最適な実施の形態について、その好ましい実施例を挙げて、図面を参照しっつ説明する。

#### [0044]

#### 《実施例1》

図1は、本発明の実施例1による複合 I / O カード10Aについて、ホストHとの間のデータ交換を示すプロック図である。

この複合 I / O カード 1 0 A はメモリュニット 1 A と I / O ユニット 2 A とを 有し、 バス 8 でホストHと接続される。ここで、 バス 8 は、 少なくとも一本のデータ線 D A T 、 クロック線 C L K 、 電源線 V D D 、 グラウンド線 V S S 、 及びコマンド線 C M D を含む。 図 1 では複合 I / O カード 1 0 A のみが示されるが、 ホスト H へは その 他の同様なカード型入出力装置が、 バス 8 と同様な物理的接続部で同時に接続されても良い。

複合 I / O カード 1 O AはホストHから、電源線VDDとグラウンド線VSSとを通し、電力を供給される。

# [0045]

メモリュニット1Aはメモリ部12を有する。メモリ部12は内部にフラッシュメモリを含み、それに対するデータの入出力を制御する。メモリユニット1Aはメモリ部12により、ホストHからのデータをフラッシュメモリへ記憶し、又は、そのフラッシュメモリのデータをホストHへ提供する。

#### [0046]

I/Oユニット2Aは内部の様々な機能部、又は外部の様々な情報処理機器へホストHを接続するためのインタフェースとして機能する。例えば、I/Oユニット2Aは無線通信部22Aと撮像部22Bとを含む。無線通信部22Aは、例えば外部の無線LANへホス

20

10

30

50

20

40

50

トHを接続し、無線LANとホストHとの間の無線によるデータ交換を実現する。撮像部22Bは例えばCCD等の撮像案子を含み、外部から取り入れた光学像を画像信号へ変換し、ホストHへ提供する。その他に、I/Oユニット2Aは、例えば外部の携帯電話へ接続され、ホストHによる携帯電話網へのアクセスを可能にしても良い。更に、例えば外部のディジタルカメラへ接続され、

その画像データをホストHへ提供しても良い。

[0047]

メモリュニット1AとI/Oユニット2Aとはそれぞれ、同様な構成の入出力部11Aと21Aとを含む。それぞれの入出力部は、共通のデータ線DAT、共通のクロック線CLK、及び共通のコマンド線CMDへ結線され、それらを通しホストHとの間でデータを交換する。

そのテータ交換は同期通信で実行される。すなわち、クロック線CLKを通しホストHから転送されたクロックと同期し、テータが送受信される。そのとき、テータは、テータ線DATのいずれかを通しシリアルに、又は全テータ線DATを通しパラレルに転送される

[0048]

データ通信は更に、コマンド線CMDを通したコマンド/レスポンス方式により制御される。ここで、コマンド及びレスポンスは、上記のクロックに同期して交換される。

メモリュニット1A用の読み出し命令又は書き込み命令(以下、R/W命令と略す)は、従来のメモリカード用のものと同じである。一方、I/Oュニット2A用のR/W命令は、従来のI/Oカード用のものと同じである。

[0049]

メモリュニット1AとI/Oュニット2Aとのせれせれの入出力部11Aと21Aとは、データ線DAT、クロック線CLK、及びコマンド線CMDを共用する。そのとき、ホストHから送出されたデータとコマンドとは、両方の入出力部へ実質上同時に到達する。一方、ホストHからの共通のコマンドに対しせれせれの入出力部が同時にレスポンスを返すとき、せれらのレスポンスは共通のコマンド線CMDを通る。せれにより、両方のレスポンスはワイヤードORを通し、ホストHへ伝送される。実施例1による複合I/Oカード10Aでは、せれせれの入出力部のレスポンスが異なるとき、以下の構成によりレスポンスの一方が抑制される。その結果、レスポンスの衝突が回避され、適切なレスポンスがホストHへ送出される。

[0050]

メモリュニット1Aの入出力部11Aは、コマンド解読部13、レジスタ14、状態通知部15A、レスポンス抑制部16A、及びレジスタ更新通知部17Aを含む。同様に、I / Oュニット2Aの入出力部21Aは、コマンド解読部23、レジスタ24、状態通知部 25A、レスポンス抑制部26A、及びレジスタ更新通知部27Aを含む。それぞれの構成について、両方の入出力部は共通する。

以下、メモリユニット1Aの入出力部11Aについて構成の詳細を説明する。それらの説明は、I/Oユニット2Aの入出力部21Aについても同様である。

[0051]

コマンド解読部13は、コマンド線CMDを通しホストHからコマンドを受信し解読する。更に、その解読されたコマンドの内容と入出力部11Aの状態とに応じレスポンスを決定する。

コマンド解読部13はコマンドに対するレスポンスを、例えば次のように決定する。 ホスト日からのコマンドには、メモリユニット1A用のもの、I/〇ユニット2A用のも の、及び両ユニットで共通のものがある。受信されたコマンドがいずれのユニット用のも のであるのかを、コマンド解読部13はまず判断する。

そのコマンドがいずれのユニット用であるのかを識別できないとき、コマンド解読部18 はNAKをレスポンスとして決定する。

そのコマンドが I / O ユニット 2 A用であるとき、コマンド解読部13は受信エラーの有

無に関わらず、NAKをレスポンスとして決定する。

#### [0052]

そのコマンドがメモリユニット1A用であるとき、そのコマンドがその受信時での入出力部11Aの状態で受理され得るものであるが否かを、コマンド解読部13は更に判断する

そのコマンドがその受信時での入出力部11Aの状態では受理できないものであるとき、 コマンド解読部13は受信エラーの有無に関わらず、NAKをレスポンスとして決定する

そのコマンドが受理され得るものであり、かっそのコマンドが正常に受信されたとき、コマンド解読部18はACKをレスポンスとして決定する。更に、そのコマンドに従い所定の処理を実行し、又はそのコマンドの内容をメモリ部12へ中継する。

そのコマンドが受理され得るものであり、かっそのコマンドが正常に受信されなかったと き、コマンド解読部13はNAKをレスポンスとして決定する。

#### [0053]

レシスタ14は一般に複数のメモリ領域を含む。それぞれのメモリ領域は所定のデータを保持し、特定のコマンドでのみアクセスされる。

レジスタ14は例えば、カードアドレスを保持する。ここで、カードアドレスは例えば、ホストHからカード型入出力装置へのR/W命令に含まれる。入出力部11AはR/W命令の受信時、その宛先アドレスとレジスタ14により保持されたカードアドレスとを比較し、そのR/W命令が自分宛であるか否かを判断する。

複合 I / O カード 1 O A では、メモリュニット 1 A と I / O ユニット 2 A とのいずれかーカとホストHとの間でカードアドレスの設定が行われるとき、後述のように他方のカードアドレスも同様に更新される。 それにより、両ユニットは共通のカードアドレスを保持する。

#### [0054]

入出力部11Aの状態はコマンドに応じ一般に遷移する。状態通知部15Aは、コマンド解読部18により解読されたコマンドに基づき入出力部11Aでの状態遷移を検知し、I ノOユニット2Aの入出力部21Aへ通知する。

# [0055]

レスポンス抑制部16Aは、コマンド解読部18により受信されるコマンドを監視する。 更に、そのコマンドの内容、メモリユニット1Aの入出力部11Aの状態、及び、I/Oユニット2Aの入出力部21Aの状態通知部25Aから通知された状態に基づき、コマンド解読部13によるレスポンスの送出の是非を判断する(以下、その判断のことをレスポンス送出判断という)。その結果、I/Oユニット2AのレスポンスをホストHへ送出すべきと判断するとき、コマンド解読部13のレスポンスを抑制する。

コマンド解読部13により決定されたレスポンスは、レスポンス抑制部16Aによる抑制 を受けないときのみ、コマンド線CMDを通しホストHへ返信される。

#### [0056]

レジスタ更新通知部17Aは、自己の属する入出力部11A内のレジスタ14を監視する。レジスタ14のいずれかで内容が更新されるとき、レジスタ更新通知部17Aはその更新内容を、I/Oユニット2Aの入出力部21Aのレジスタ24へ通知する。 それにより、メモリユニット1Aの入出力部11AとI/Oユニット2Aの入出力部21Aとでは、それぞれのレジスタ14と24とが共通の内容を保持する。

# [0057]

図2は、レスポンス抑制部16Aによるレスポンス送出判断のフローチャートである。

コマンド解読部13か一つのコマンドCを受信し、解読する。

コマンド解読部18によるコマンドCの解読結果に基づき、コマンドCがいずれの入出力 部用のものであるのかを、レスポンス抑制部16Aは識別する(ステップD1)。

コマンドCが自己の属するメモリュニット1A用のものであるとき、レスポンス抑制部16Aはコマンド解読部13によるレスポンスの送出を認める(ステップR1)。

20

10

. .

40

[0058]

コマンド C が I / O ユニット 2 A 用のものであるとき、又はいずれの入出力部のものであるが識別できないとき、レスポンス抑制部 1 6 A の判断はステップ D 2 へ分岐する。ステップ D 2 では、 I / O ユニット 2 A の入出力部 2 1 A がアクティブであるが否か、すなわち、コマンド C に対しレスポンスを送出し得るが否かを、レスポンス抑制部 1 6 A は、 I / O ユニット 2 A の状態通知部 2 5 A から通知された状態に基づき判断する。

I / O ユニット 2 Aの入出力部 2 1Aがアクティブでないとき、レスポンス抑制部 1 6Aはコマンド解読部 1 3によるレスポンスの送出を認める(ステップ R 1)。逆にアクティブであるとき、レスポンス抑制部 1 6Aはコマンド解読部 1 3のレズポンスを抑制する(ステップ R 2)。

[0059]

コマンドでが両ユニットの共通コマンドであるとき、レスポンス抑制部16AはI/Oユニット2Aの入出力部21Aの状態を、その状態通知部25Aからの通知に基づきチェックする(ステップD3)。それにより、両ユニットの入出力部の状態を比較し、いずれの入出力部のレスポンスを優先させるか、判断する。

その結果、メモリユニット1Aの入出力部11Aのレスポンスを優先すべきと判断するとき、コマンド解読部13によるレスポンスの送出を認める(ステップR1)。逆に、I/Oユニット2Aの入出力部21Aのレスポンスを優先すべきと判断するとき、コマンド解読部13によるレスポンスを抑制する(ステップR2)。

[0060]

両ユニットの入出力部の状態が実質的に同等で、共通コマンドに対しいずれの入出力部のレスポンスを送出しても良いとき、レスポンス抑制部16Aは更に、共通コマンドに対するレスポンスの送出についての優先権の有無をチェックする(ステップD4)。

ここで、その優先権を持つ入出力部とは、共通コマンドに対しレスポンスを優先的に送出するように予め設定された入出力部を意味する。優先権は、例えば複合 I / O カード 1 O A の製造時に、二つのユニットのいずれが一方の入出力部のみに対し設定される。

メモリュニット1Aの入出力部11Aが上記の優先権を持つとき、レスポンス抑制部16 Aはコマンド解読部13によるレスポンスの送出を認める(ステップR1)。逆に優先権 を持たないとき、コマンド解読部13によるレスポンスを抑制する(ステップR2)。

[0061]

メモリュニット1Aの入出力部11AとI/〇ユニット2Aの入出力部21Aとは、ホストHとの間の物理的な接続部、特にバス3を共有する(図1参照)。従って、ホストHは複合I/〇カード10Aを、従来と同様な一つのカード型入出力装置としてアクセスする。それにより、ホストHのコマンドは、複合I/〇カード10A内の各ユニットへ個別には送出されず、両ユニットの入出力部により同時に受信される。その結果、両ユニットの入出力部間で、レスポンスの送出についての競合が一般に生じる。複合I/Oカード10Aでは、以下のように、両入出力部が相互に状態を通知し合い、それでれの状態に応じ、レスポンスの送出について調停を行う。それにより、上記の競合が解消され、ホストH、は適切な一つのレスポンスが送出される。それ故、ホストHは複合I/Oカード10Aを従来のカード型入出力装置と同様に良好に認識でき、それぞれのユニットへのアクセスを良好に維持できる。

[0062]

以下、ホストHによる複合 I / O カード 1 O A 内の各ユニットに対する初期設定を例に挙げ、通知された入出力部の状態に応じた、レスポンスの送出についての調停動作を具体的に説明する。

図3は、複合I/Oカード10Aについて、メモリユニット1Aの入出力部11AとI/Oユニット2Aの入出力部21Aとのそれぞれの初期設定時の状態遷移を示す図である。初期設定時、メモリユニット1Aの入出力部11AとI/Oユニット2Aの入出力部21Aとはそれぞれ、状態遷移について、従来のカード型入出力装置の入出力部と共通する。 【0063】 10

20

30

40 .

入出力部は、ホストHから電源を投入されるとき(ステップ80)、又はホストHからリセット命令を受信するとき(ステップC0)、アイドル状態8T1へ遷移する。アイドル状態8T1の入出力部は、初期化命令を含む所定のコマンド群に対してのみレスポンスを送出し、他のコマンドに対してはレスポンスを送出しない。

[0064]

入出力部は、ホストHから初期化命令を受信するとき(ステップC1)、接続された機能部へ初期化を指示すると共に、自分自身を初期化する(ステップS1)。

っつで、ホスト日は所定のコマンドにより、入出力部をアイドル状態ST1からインアクティブ状態ST5へ遷移させても良い。インアクティブ状態ST5の-入出力部はホスト日からの全てのコマンドに対しレスポンスを送出しない。

[0065]

初期化完了時、入出力部はスタンパイ状態ST2へ遷移する。スタンパイ状態ST2の入出力部は、ホストHからカードアドレス送出命令を受信する(ステップC2)ごとにカードアドレスを更新し、ホストHへ返信する。

ここで、入出力部はカードアドレスを、例えば一定のステップすっインクリメントして更新し、又は所定の範囲内でランダムに更新する。

ホストHは、返信されたカードアドレスを登録済のものと比較し、されらに重複がないと き、そのカードアドレスをその入出力部のものとして設定し、登録する。

カードアドレスの設定により、一つのカードに対する初期設定が終了する。

[0066]

ホスト日は、初期設定を終えたカード型入出力装置の中からデータ転送対象を一つ選択し、カード選択命令を発行する。ここで、カード選択命令は宛先アドレスとして、登録済のカードアドレスを含む。初期設定を終えたスタンパイ状態ST2の入出力部は、カード選択命令の受信時(ステップC3)、その宛先アドレスと自身のカードアドレスとを比較する。両アドレスが一致するとき、入出力部はデータ転送可能状態ST3へ遷移する。

データ転送可能状態8T8の入出力部では、ホストHからのR/W命令の受信が可能である。その入出力部は、R/W命令の受信(ステップC4)により、ホストHとの間でデータ転送を開始する。

[0067]

図4と図5とは複合 I / O カード10Aの初期設定のフローチャートである。 それぞれの図の(の) はホストHについてのフローチャートであり、( b ) は複合 I / O カード10A内の二つの入出力部11Aと21Aとのそれぞれについてのフローチャートである。 【0068】

図4は、初期設定開始からメモリユニット1AとI/Oユニット2Aとの初期化完了までのフローチャートである。

図4の(の)に示されるように、ホストHは複合I/〇カード10Aへ電源を投入し(ステップ80)、又はリセット命令を発行し(ステップC0A又はC0B)、初期設定を開始する。

ここで、ホストHによる電源投入は、ホストH自体のパワーオンリセットによるものでも、ホストHのスロットへの複合I/Oカード10Aの活線挿入によるものでも良い。

[0069]

電源投入時、複合I/Oカード10A内の二つの入出力部11Aと21Aとの両方がリセットされる。

一方、リセット命令はメモリカードと I / O カード とで異なるので、メモリカード用リセット命令の発行時(ステップ C O A)ではメモリユニット 1 A だけがリセットされ、 I / O カード用リセット命令の発行時(ステップ C O B)では I / O ユニット 2 A だけがリセットされる。ホストHは、メモリユニット 1 A と I / O ユニット 2 A とのいずれか一方のみをリセットするときは、目標のユニットに対応するリセット命令のみを発行する。そのとき、リセット命令を受けないユニットは元の状態を維持する。

[0070]

50

40

10

20

電源投入でのリセットでは(ステップ80)、例えば、I/Oユニット2Aがまずリセットされる。一方、リセット命令でのリセットでは、ホストHは、例えば、I/Oユニット2A用のリセット命令をまず発行する(ステップC0A)。すなわち、ホストHがI/Oユニット2Aが先にリセットされる。

リセットにより、I/Oユニット2Aの入出力部21Aは、図4の(b)に示されるように、アイドル状態ST1へ遷移する。

[0071]

[0072]

ここで、ホストHは I / O ユニット 2 Aに対し初期化命令を発行せず、 I / O ユニット 2 Aの初期化をスキップしても良い。そのとき、 I / O ユニット 2 Aの入出力部 2 1Aはアイドル状態 8 T1のまま維持される。入出力部 2 1Aは内部の状態通知部 2 5Aにより、アイドル状態 8 T1に維持されることをメモリユニット1Aの入出力部11Aへ通知する(ステップ 8 4)。アイドル状態 8 T1の入出力部 2 1Aは、初期化命令の受信(ステップ C 1)まで、他のコマンドに対しレスポンスを送出しない。

[0073]

ホスト日は更に、I/Oユニット2Aの入出力部21Aのアイドル状態ST1を、インアクティブ状態ST5へ遷移させても良い。そのとき、入出力部21Aはインアクティブ状態ST5であることをメモリユニット1Aの入出力部11Aへ通知する(ステップS5)。インアクティブ状態ST5の入出力部21Aはレスポンスを一切送出しない。

[0074]

I/Oユニット2Aの入出力部21Aは、アイドル状態8T1又はインアクティブ状態8T5であるとき、無線通信部22A及び撮像部22B等の機能部への電力供給を停止しても良い。それにより、ホストHがI/Oユニット2A内、又はそれに接続された機能部を使用しないとき、それらの待機時での電力消費を低減できる。

[0075]

I / O ユニット 2 Aでの初期化処理の間、ホストHはポーリングにより、 I / O ユニット 2 Aのビジーフラグを監視する(ステップ S 2 A)。 せのビジーフラグがオンである間、ホストHは新たなコマンドを発行しない。

I/Oユニット 2 Aの入出力部 2 1 Aは初期化完了時、ビジーフラグをオフする(ステップ 8 3)。 されにより、入出力部 2 1 Aはスタンパイ状態 8 T 2 へ遷移する。 そのとき、入出力部 2 1 Aは状態通知部 2 5 Aにより、その状態遷移をメモリュニット 1 Aの入出力部 1 1 Aへ通知する(ステップ 8 1 1)。

[0076]

電源投入(ステップ80)では、続いてメモリユニット1Aがリセットされる。一方、リセット命令によるリセットでは、ホストHがメモリユニット1A用のリセット命令を発行するとき(ステップC0B)、メモリユニット1Aがリセットされる。 以後、ホストHがメモリユニット1Aへの初期化命令の発行(ステップS1B)をスキッ

以後、ホストHがメモリユニット1Aへの初期化命令の発行(ステップS1B)をスキップしない限り、上記のI/Oユニット2Aの初期化と同様に、メモリユニット1Aの初期化が実行される。

ここで、リセット又は初期化を通し遷移したメモリュニット1Aの入出力部11Aの状態は、内部の状態通知部15Aにより、I/Oュニット2Aの入出力部21Aへ通知される。こうして、されぞれのユニットの入出力部は相互の状態を把握する。

10

20

30

40

[0077]

メモリユニット1Aでの初期化処理の間、ホストHはポーリングにより、メモリユニット 1Aのピジーフラグを監視する(ステップS2B)。そのピジーフラグがオフされた時、 ホストHはカードアドレスの設定処理を開始する。メモリユニット1Aのリセット又は初 期化がスキップされたときは、I/Oユニット2Aのピジーフラグがオフされた時、ホス トHはカードアドレスの設定処理を開始する。

[0078]

図5は、カードアドレスの設定から初期設定の終了までのフローチャートである。 スタンパイ状態ST2の入出力部は、ホストHからのカードアドレス送出命令、又はカード選択命令を待つ(ステップS4)。ここで、カードアドレス送出命令とカード選択命令とは、メモリユニット1AとI/Oユニット2Aとで共通のコマンドである。

[0079]

ホスト日はスタンパイ状態8T2の入出力部へ、カードアドレス送出命令を発行する(ステップ86)。 せのカードアドレス送出命令は、メモリュニット1Aの入出力部11Aと I / O ユニット2Aの入出力部21Aとの両方により、実質上同時に受信される。 そのとき、 されぞれの入出力部がいずれもアクティブであれば、レスポンスの送出について競合が生じる。

[0080]

複合I/Oカード10Aは上記の競合を次のように解消する。

スタンパイ状態ST2にあるメモリユニット1Aの入出力部11A又は I/Oユニット2Aの入出力部21Aでは、カードアドレス送出命令ともカード選択命令とも異なるコマンドの受信時、されぞれのレスポンス抑制部16A又は26Aが、図2のフローチャートに従い、レスポンス送出判断を行う(ステップS12)。 されにより、 適切なレスポンスが 一つ選択され、ホストHへ返信される。一方、スタンパイ状態ST2にある入出力部は、再びホストHからのコマンドを待つ(ステップS4)。

コマンドが識別できないときも、同様である。

[0081]

スタンパイ状態ST2にある入出力部がカードアドレス送出命令を受信するとき、そのレスポンス抑制部は、図2のフローチャートに従い、レスポンス送出判断を行う(ステップ S13)。

レスポンスの送出を認めるとき(ステップR1)、入出力部はまず、レジスタに保持されたカートアトレスを更新する(ステップ87)。

そのカードアドレスの更新は、その入出力部内のレジスタ更新通知部により、他方の入出力部へ通知される(ステップ 8 1 4 )。それにより、両方の入出力部が共通のカードアドレスを保持する。

入出力部は更に、更新されたカードアドレスを、カードアドレス送出命令に対するレスポンスとして、ホストHへ送出する(ステップS8)。その送出後、入出力部はホストHかちのコマンドを待つ(ステップS4)。

[0082]

ホスト日は、複合 I / O カード 1 O A からカードアドレスを、カードアドレス送出命令のレスポンスとして受け取る。そのとき、そのカードアドレスを、他のカード型入出力装置に対し既に設定され、登録されたカードアドレスと比較する(ステップ 8 9)。それらのカードアドレスの間で重複があるときは、ホスト日は処理をステップ 8 6 へ戻し、カードアドレス送出命令を再び発行する。それにより、複合 I / O カード 1 O A 内のそれぞれの入出力部は上記のステップ 8 4、812、813、87、814、及び 8 8 を繰り返し、新たなカードアドレスをホスト日へ返信する。

[0083]

ホストHは、複合I/Oカード10Aにより送出されたカードアドレスと、ホストHへ登録済のカードアドレスとの間で重複がなくなるまで、ステップS6とS9とのループを繰り返す。それらのカードアドレスの間に重複がなくなったとき、ホストHは、複合I/O

10

.

20

30

40

カード10Aから送出されたカードアドレスを複合 I / O カード10Aのものとして設定し、登録する(ステップ S 10)。こうして、複合 I / O カード10Aのカードアドレスがユニークに設定され、初期設定が終了する。

[0084]

ホストHは、初期設定を終えた複合 I / O カード 1 O A をデータ転送対象として選択するとき、複合 I / O カード 1 O A に対しカード選択命令を発行する。ここで、そのカード選択命令は宛先アドレスとして、複合 I / O カード 1 O A のカードアドレスを含む。複合 I / O カード 1 O A の二つの入出力部 1 1 A と 2 1 A との内、初期設定を終え、スタンパイ状態 S T 2 にあるものは、カード選択命令の受信時、その宛先アドレスと自身のカードアドレスとを比較する。両アドレスが一致するとき、その入出力部はデータ転送可能状態 S T 3 へ 選移する。

[0085]

ホストHは更に、複合 I / O カード 1 0 A に対し R / W 命令を発行する。ここで、 R / W 命令はメモリカード用とI / O カード用とで異なるコマンド I D を持つ。従って、 その R / W 命令が所属のユニット用であるが否がを、 それぞれのコマンド 解読部は識別できる。 【 O O S G D

ホストHは、例えばメモリユニット1Aとの間でデータ転送を行うとき、複合 I / O カード10Aに対しメモリカード用のR/W命令を発行する。メモリユニット1Aのコマンド解読部18は、そのR/W命令の正常受信時、ACKを送出する。一方、 I / O ユニット2Aのコマンド解読部28は、そのR/W命令の受信時、NAKを設定する。 I / O ユニット2Aのレスポンス抑制部26Aはそのとき、メモリユニット1Aの入出力部11Aの状態をチェックする。それにより、メモリユニット1Aがアクティブであるとき、コマンド解読部23のレスポンスを抑制する。メモリユニット1Aがアクティブでない等、R/W命令に対しレスポンスを送出できない状態にあるときは、コマンド解読部23によるレスポンスの送出を認める。こうして、R/W命令に適切に対応したレスポンスだけが、ホストHへ返信される。

[0087]

以上の通り、実施例1による複合 I / O カード 1 0 A では、メモリュニット 1 A の入出力部 1 1 A と I / O ユニット 2 A の入出力部 2 1 A とが相互の状態を監視する。レスポンスの送出について両入出力部の間で競合が生じるとき、それぞれの入出力部の状態に応じ、一方のレスポンスが抑制され、適切なレスポンスのみが送出される。こうして、レスポンス同士の衝突が回避されるので、ホストHは従来と同様なコマンド/レスポンス通信により、複合 I / O カード 1 0 A を一枚のカード型入出力装置として良好に認識できる。

[0088]

《実施例2》

図 6 は、本発明の実施例 2 による複合 I / O カード 1 0 B について、ホストHとの間のデータ交換を示すプロック図である。

この複合 I / O カード 1 0 B は実施例 1 による複合 I / O カード 1 0 A と同様、メモリユニット 1 B と I / O ユニット 2 B とを有する。しかし、メモリユニット 1 B と I / O ユニット 2 B とでは、実施例 1 によるものと比べ、それぞれの入出力部 1 1 B と 2 1 B とが異なる。図 6 では、実施例 1 による複合 I / O カード 1 0 A と同様な構成に対し、図 1 と同じ符号を付す。更に、それらの同様な構成の説明は実施例 1 でのものを援用する。

[0089]

メモリュニット18の入出力部118は、コマンド解読部18、レジスタ14、状態推測部158、レスポンス抑制部168、及びレジスタ推定部178を含む。同様に、I/Oュニット28の入出力部218は、コマンド解読部23、レジスタ24、状態推測部258、レスポンス抑制部268、及びレジスタ推定部278を含む。それぞれの構成について、両方の入出力部は共通する。以下、メモリュニット18の入出力部118について構成の詳細を説明する。

[0090]

10

20

30

40

状態推測部15Bは、コマンド解読部13により受信されたコマンドの履歴を記憶する。コマンドはメモリユニット1BとI/Oユニット2Bとの両方へ通知されるので、その履歴は両ユニットで共通である。従って、その履歴に基づき、状態推測部15BはI/Oュニット2Bの入出力部21Bの状態を推測する。

[0091]

レスポンス抑制部16Bは、状態推測部15Bにより推測された状態に基づき、ホストHのコマンドに対する I / O ユニット2Bの応答動作を判断する。 I / O ユニット2BのレスポンスをホストHへ送出すべきと判断するとき、メモリユニット1B内のコマンド解読部13のレスポンスを抑制する。こうして、メモリユニット1Bの入出力部11BとI/O ユニット2Bの入出力部21Bとの間でレスポンスの送出についての競合が解消され、レスポンス同士のコマンド線CMD上での衝突が回避される。

[0092]

レスポンス抑制部16Bは、実施例1のレスポンス抑制部16Aと同様に、レスポンス送出判断を行う(図2参照)。実施例1によるレスポンス送出判断と同様な部分については、実施例1での説明を援用する。

但し、ステップD2とステップD3とは、次の点で実施例1によるレスポンス送出判断と 異なる。

ステップ D 2 では、 I / O ユニット 2 A の入出力部 2 1 A がアクティブであるか否かを、レスポンス抑制部 1 6 B は、状態推測部 1 5 B により推測された状態に基づき判断する。ステップ D 3 では、レスポンス抑制部 1 6 A は状態推測部 1 5 B による推測に基づき、 I / O ユニット 2 A の入出力部 2 1 A の状態をチェックする。

[0093]

I/Oユニット2Bのコマンド解読部23により送出されたレスポンスは、コマンド線CMDとの節点(例えばワイヤードOR)を通し、メモリユニット1Bのコマンド解読部13へも到達する。レジスタ推定部17Bは、コマンド解読部13により受信されたI/Oユニット2Bのレスポンスを監視する。それにより、I/Oユニット2Bの入出力部21Bでのレジスタ24の更新を検知する。更に、そのレスポンスからレジスタ24の更新内容を推定し、メモリユニット1Bのレジスタ14を同様に更新する。こうして、メモリユニット1Bの入出力部11BとI/Oユニット2Bの入出力部21Bとでは、それぞれのレジスタ14と24とが共通の内容を保持する。

[0094]

特に、「ノ〇ユニット2Bの入出力部21Bがスタンパイ状態ST2にあるとき、その入出力部21Bのレスポンスをレジスタ推定部17Bは監視し、入出力部21Bでのカードアドレスの更新を検知する。更に、更新されたカードアドレスを推定し、レジスタ14に保持されるカードアドレスを書き換える。こうして、「ノ〇ユニット2Bのレジスタ24でカードアドレスが更新され、ホストHへ送出されるごとに、メモリユニット1Bのレジスタ14でもカードアドレスが同様に更新される。その結果、両ユニットが共通のカードアドレスを保持する。

[0095]

以下、ホストHによる複合 I / O カード 1 0 B 内の各ユニットに対する初期設定を例に挙げ、推測された入出力部の状態に応じた、レスポンスの送出についての調停動作を具体的に説明する。

ここで、メモリュニット1Bの入出力部11Bと I / O ユニット 2 Bの入出力部 2 1Bとの され されの 初期設定時の 状態 遷移は、実施例 1 による メモリュニット 1 Aの入出力部 1 1Aと I / O ユニット 2 Aの入出力部 2 1Aと共通である。 すなわち、 その 状態 遷移については、 従来のカード 型入出力 装置の入出力 部と共通 する。 され 故、 その 説明 は実施例 1 によるものを 援用する (図 3 参照)。

[0096]

図7は、実施例2による複合 I /Oカード10B内のせれせれのユニットの入出力部について、その初期設定のフローチャートである。ここで、実施例1によるフローチャートと

10

20

30

40

20

40

50

同様なステップに対しては、図3~42同じ符号を付す。更に、それらの説明は実施例1 でのものを援用する。

ー方、ホストHについての初期設定のフローチャートは、実施例1によるものと共通である。すなわち、ホストHは実施例2による複合I/Oカード10Bに対する初期設定を、 実施例1による複合I/Oカード10Aに対するものと全く同様に実行する。

[0097]

実施例2による複合I/Oカード10Bに対する初期設定について、実施例1によるもの とは異なる部分を、以下説明する。

メモリュニット 1 B 又は I / O ユニット 2 B の いずれ か、 又は その 両方が リセット される とき、 リセット された 入出力部では コマンドの 履歴が クリア される。 従って、 その 入出力 部では、 状態推測 部が 他の 入出力 部の 状態 を推測しない。 特 に、 電源投入 時( ステップ S O )、 二つの 入出力 部は いずれも リセット されるので、 それらの いずれの 状態 推測 部 も、 他の 入出力 部の 状態 を 推測 しない。

ここで、リセットされた入出力部は、実施例1のような状態通知部を持たないので、アイトル状態ST1又はインアクティブ状態ST5のいずれでも、その状態を他の入出力部へは通知できない。

[0098]

リセット命令によりいずれか一方のユニットだけがリセットされるとき(ステップ C O)、他方のユニットの入出力部では、コマンドの履歴が状態推測部により保持される。その状態推測部は、他のユニットに対するリセット命令の受信時、コマンドの履歴を参照し、「他の入出力部がリセットされ、アイドル状態 S T 1 にある」と推測する。

更に、アイドル状態ST1の入出力部をインアクティブ状態ST5へ移行させるためのコマンドの受信時、他の入出力部の状態推測部は、「他の入出力部がアイドル状態ST1からインアクティブ状態ST5へ遷移した」と推測する。

[0099]

アイドル状態ST1の入出力部は、初期化命令の受信(ステップ C 1)により初期化を開始する(ステップ S 1)。その初期化命令の受信時、他の入出力部の状態推測部は、「他の入出力部がアイドル状態ST1からスタンパイ状態ST2へ遷移した」と推測する。

[0100]

スタンパイ状態ST2にある入出力部は、カードアドレス送出命令に従いカードアドレスを更新しても(ステップS7)、更新されたカードアドレスを他の入出力部へ通知しない。しかし、他の入出力部では、レジスタ推定部が上記のように、スタンパイ状態ST2にある入出力部のレスポンスに基づき、更新されたカードアドレスを推定し、カードアドレスを同様に更新する。

特に、両ユニットの入出力部が共にスタンパイ状態ST2にあるとき、レスポンス抑制部によるレスポンス送出判断(図2参照)に基づき、優先権を持たない入出力部は、カードアドレス送出命令に対するレスポンス、すなわちカードアドレスの送出を抑制する(ステップS15)。更に、ステップS4で、ホストHからのコマンドと共に、優先権を持つ入出力部から送出されるレスポンスを監視する。そのレスポンスから、優先権を持つ入出力部でのカードアドレスの更新が検知されるとき、レジスタ推定部が上記のように、カードアドレスを同様に更新する(ステップS17)。

[0101]

スタンパイ状態ST2にある入出力部は、ステップS4でカード選択命令を受信するとき、データ転送可能状態ST3へ遷移する。従って、いずれの入出力部も、カード選択命令の受信時、「スタンパイ状態ST2にある他の入出力部がデータ転送可能状態ST3へ遷移した」と推測する。

[0102]

コマンドの履歴に基づく他の入出力部の状態の推測、 及び、 他の入出力部のレスポンスの 監視を通したレジスタの更新は、上記の初期設定でのものと同様に、データ転送可能状態 以降の入出力部でも行われる。

20

40

50

[0 1 0, 3]

以上の通り、実施例2による複合 I / O カード 1 0 B では、メモリュニット 1 B の入出力部 1 1 B と I / O ユニット 2 B の入出力部 2 1 B とがコマンドの履歴を記憶し、 それに基づき相互の状態を推測する。 ホストHのコマンドに対するレスポンスが競合するとき、 それでれの入出力部の状態に応じ、一方のレスポンスが抑制され、 適切なレスポンスのみが 送出される。 それにより、 ホストHは複合 I / O カード 1 0 B を、一枚のカード型入出力 装置として良好に認識できる。

[0104]

実施例2による複合I/Oカード10Bでは、実施例1による複合I/Oカード10Aと 異なり、メモリユニット1BとI/Oユニット2Bとの間の配線が少なり。従って、ハー ドウエアが比較的簡単な構成であるので、回路規模を低減できる。

その反面、それぞれの入出力部による他の入出力部の状態の把握については、実施例1のような直接的監視が確実である。

[0105]

本発明による複合 I / O カードは、上記の実施例による構成の他に、次のような構成を持っても良い。

例えば、実施例1による構成で、レジスタ更新通知部を実施例2と同様なレジスタ推定部に置換しても良い。逆に、実施例2による構成で、レジスタ推定部を実施例1と同様なレジスタ更新通知部に置換しても良い。それらの構成でも、ホストのコマンドに対するレスポンスが競合するとき、それぞれの入出力部の状態に応じ、一方のレスポンスを抑制し、適切なレスポンスのみを送出できる。それにより、ホストはその複合I/Oカードを、一枚のカード型入出力装置として良好に認識できる。

以上のことは、当業者であれば、上記の実施例の説明に基づき、容易に理解できるであるう。

[0106]

【発明の効果】

本発明による複合入出力装置は、例えば二つの入出力部を有する。それらの入出力部は、 共通のパスでホストへ接続され、共通のアドレスでアクセスされる。特に、ホストのコマンドは、いずれの入出力部宛であるかに関わらず、両方の入出力部へ到達する。それぞれの入出力部は、相互の状態に応じ、コマンドに対するレスポンスを送出し、又は抑制する。それにより、それぞれの入出力部のレスポンスの内、いずれか適切な一方だけがホストへ返信され、それらのレスポンス同士がパス上で衝突しない。こうして、この複合入出力装置は、二つの入出力部のいずれか一方だけを含む従来の入出力装置と同様な一つの入出力装置として、ホストにより良好に認識される。

[0107]

上記の複合入出力装置では、二つの入出力部が相互の状態を直接監視しても良い。その他に、それぞれの入出力部がコマンドの履歴を保持し、それに基づき相互の状態を推測しても良い。上記の監視及び推測のいずれでも、それぞれの入出力部が相互のレスポンスの内容を正確に把握できる。その結果、それぞれの入出力部がいずれのレスポンスを退信すべきかを、適切に判断できる。

【図面の簡単な説明】

【図1】本発明の実施例1による複合I/Oカード10Aについて、ホストHとの間のデータ交換を示すプロック図である。

【図2】本発明の実施例1による複合 I / O カード10 A での、レスポンス抑制部16 A によるレスポンス送出判断のフローチャートである。

【図3】本発明の実施例1による複合 I / O カード10A、本発明の実施例2による複合 I / O カード10B、及び、従来のカード型入出力装置のいずれの入出力部についても共通である、初期設定時の状態遷移を示す図である。

【図4】本発明の実施例1による複合 I / O カード 1 0 A の初期設定の内、初期設定開始 からメモリユニット 1 A と I / O ユニット 2 A との初期化完了までのフローチャートであ る。(α)は、ホストHについてのフローチャートであり、(b)は、複合I/Οカード 10A内の二つの入出力部11Aと21Aとのそれぞれについてのフローチャートである

【図 5 】本発明の実施例1による複合 I / O カード 1 0 A の初期設定の内、図4に示される部分に続く、カードアドレスの設定がら初期設定の終了までのフローチャートである。(a)は、ホストHについてのフローチャートであり、(b)は、複合 I / O カード 1 0 A 内の二つの入出力部 1 1 A と 2 1 A との され せれについての フローチャート である。【図 6 】本発明の実施例 2 による複合 I / O カード 1 0 B について、ホストHとの間のデータ交換を示すプロック図である。

【図7】本発明の実施例2による複合 I / O カード 1 O B 内のされぞれのユニットの入出力部について、その初期設定のフローチャートである。

【図8】従来のメモリカード100とホストHとの間でのデータ交換を示すプロック図である。

【図9】従来の1/0カード200とホストHとの間でのデータ交換を示すプロック図である。

【図10】従来のカード型入出力装置に対する初期設定のフローチャートである。(の)はホストHについてのフローチャートであり、(b)はカード型入出力装置の入出力部についてのフローチャートである。

【図11】複合I/Oカード300の内部構成の一例を示すプロック図である。

【符号の説明】

10A 複合 I/Oカード

1A メモリユニット

11A メモリユニット1Aの入出力部

2 A I / O ユ ニ ッ ト

21A I/Oユニット2Aの入出力部

3 パス

DAT データ線

CLK クロック線


V D D 電源線


VSS グラウンド線


CMD コマンド線


20

10




















# [ 🗵 7 ]







[28]




[Ø9]



【図10】



[図11]



# フロントページの続き

(72)発明者 笠原 哲志

大阪府門真市大字門真1006番地 松下電器産業株式会社内

(72)発明者 足立 達也

大阪府門真市大字門真1006番地 松下電器産業株式会社内

F ターム(参考) 5B014 EB01 FB04 GA06 GA08 GA13 GA24 GA54 GD05 GD22 GD33

HC12

5B035 AA00 BB09 CA11 CA22